Calculadora de Suma de Control CRC (CRC-8/16/32/64)

Un Control Cíclico de Redundancia trata el mensaje de entrada como un polinomio binario grande y lo divide por un polinomio generador fijo; el resto es el resumen. Los CRCs están diseñados para detectar errores accidentales en la transmisión o almacenamiento — como cambios de bits, bytes perdidos o bloques transpuestos — y lo hacen de forma muy eficiente. Los hashes criptográficos como SHA-256 resuelven un problema diferente: son resistentes a colisiones y están diseñados para resistir modificaciones adversas. Los CRCs son rápidos y matemáticamente predecibles, pero son fácilmente falsificados, por lo que nunca deben usarse para propósitos de seguridad.

Diferentes organismos estandarizadores y fabricantes eligieron polinomios generadores, valores iniciales de registro, configuraciones de reflexión de bits y valores de XOR final para satisfacer sus necesidades de detección de errores. Ethernet, ZIP y PNG acordaron usar CRC-32 (IEEE 802.3), mientras que protocolos industriales como MODBUS, USB y XMODEM adoptaron sus propias variantes de CRC-16. Dos variantes con la misma longitud de bits producirán resúmenes completamente diferentes para la misma entrada si cualquier parámetro difiere, por lo que es esencial elegir la variante exacta que coincida con el sistema objetivo.

Las variantes reflejadas (a veces llamadas invertidas) procesan cada byte desde el bit menos significativo y reflejan bit a bit el registro final antes de aplicar el XOR de salida. Las variantes no reflejadas procesan los bits en orden de mayor significación. Esta elección surgió en diseños de hardware donde desplazar un registro en una dirección era más económico que en la otra. Dos CRCs con el mismo polinomio pero diferentes configuraciones de reflexión no son compatibles — CRC-32 y CRC-32/BZIP2 comparten el mismo polinomio 0x04C11DB7 pero producen valores completamente diferentes.

El CRC-32C, publicado por Guy Castagnoli en 1993, utiliza el polinomio 0x1EDC6F41 en lugar de 0x04C11DB7. Sus propiedades de detección de errores son matemáticamente superiores para cargas cortas, y los procesadores x86 modernos lo implementan directamente en una sola instrucción CRC32. Es el resumen utilizado por iSCSI, SCTP, metadatos ext4, Btrfs y la capa de enmarcado de gRPC de Google. Cuando se requieren alta capacidad de throughput y una detección robusta, los sistemas prefieren cada vez más el CRC-32C en lugar del clásico CRC de Ethernet.

Ningún código de detección de errores captura todo. Un CRC de n bits garantiza la detección de todos los errores de tramo de hasta n bits y todos los errores de un solo bit, pero aproximadamente 1 de cada 2^n corrupciones aleatorias escapa indetectada. Para CRC-32 eso equivale a 1 de cada 4.300 millones — excelente para la integridad ordinaria de archivos y marcos. Para archivos muy grandes o almacenamiento de larga duración, el CRC-64 extiende ese límite a aproximadamente 1 de cada 1.8 × 10^19. En cuanto a modificaciones adversas, es una historia diferente: los atacantes siempre pueden ajustar un mensaje para que su CRC coincida con un valor elegido, por lo que los resúmenes nunca deben reemplazar firmas digitales para autenticación.