Calculateur de somme de contrôle CRC (CRC-8/16/32/64)

Un contrôle de somme cyclique traite le message d'entrée comme un grand polynôme binaire et le divise par un polynôme générateur fixe ; le reste est la somme de contrôle. Les CRC sont conçus pour détecter des erreurs accidentelles lors de la transmission ou du stockage — des inversions de bits, des octets perdus ou des séquences inversées — et ils le font très efficacement. Les hachages cryptographiques comme SHA-256 résolvent un problème différent : ils sont résistants aux collisions et sont conçus pour résister à des manipulations adverses. Les CRC sont rapides et mathématiquement prévisibles, mais ils sont facilement falsifiés, donc ils ne doivent jamais être utilisés pour des fins de sécurité.

Des organismes standards et des fabricants ont choisi des polynômes générateurs différents, des valeurs initiales des registres, des paramètres de réflexion des bits et des valeurs de XOR finale afin de répondre à leurs besoins de détection d'erreurs. Ethernet, ZIP et PNG ont tous adopté le CRC-32 (IEEE 802.3), tandis que des protocoles industriels comme MODBUS, USB et XMODEM ont standardisé leurs propres variantes CRC-16. Deux variantes avec la même largeur de bit produisent des sommes de contrôle complètement différentes pour la même entrée si un paramètre diffère, ce qui explique pourquoi il est essentiel de choisir la variante exacte correspondant à votre système cible.

Les variantes réfléchies (parfois appelées inversées) traitent chaque octet en commençant par le bit de poids faible et inversent bit par bit le registre final avant d'appliquer le XOR de sortie. Les variantes non réfléchies traitent les bits dans l'ordre de poids fort. Cette décision a origine dans les conceptions matérielles où déplacer un registre dans une direction était moins coûteux que dans l'autre. Deux CRC avec le même polynôme mais des paramètres de réflexion différents ne sont pas compatibles — CRC-32 et CRC-32/BZIP2 partagent le même polynôme 0x04C11DB7 mais produisent des valeurs complètement différentes.

Le CRC-32C, publié par Guy Castagnoli en 1993, utilise le polynôme 0x1EDC6F41 au lieu de 0x04C11DB7. Ses propriétés de détection d'erreurs sont mathématiquement supérieures pour les charges courtes, et les processeurs x86 modernes l'implémentent directement dans une instruction CRC32. Il est utilisé comme somme de contrôle par iSCSI, SCTP, les métadonnées ext4, Btrfs, et la couche de mise en forme de gRPC de Google. Lorsque la performance élevée et une bonne détection sont importantes, les systèmes préfèrent de plus en plus le CRC-32C au lieu du classique CRC d'Ethernet.

Aucun code de détection d'erreur ne capte tout. Un CRC à n bits garantit la détection de tous les bris de données de longueur jusqu'à n bits et de tous les erreurs à un seul bit, mais environ 1 sur 2^n erreurs aléatoires échappent à la détection. Pour le CRC-32, cela correspond à environ 1 sur 4,3 milliards — excellent pour l'intégrité des fichiers ou des trames ordinaires. Pour de très grands fichiers ou des stockages à long terme, le CRC-64 étend cette limite à environ 1 sur 1,8 × 10^19. La modification adversaire est une autre histoire : les attaquants peuvent toujours ajuster un message pour que son CRC corresponde à une valeur choisie, ce qui explique pourquoi les sommes de contrôle ne doivent jamais remplacer les signatures numériques pour l'authentification.